廉価FPGAでHDMI(DVI)出力

・概要
Altera の廉価 FPGA である Cyclone III を使って、 720p の HDMI(DVI) 信号を出力してみました。
DVI の電気的仕様では電流モード差動ドライバが必要ですが、通常の LVTTL IO と抵抗でエミュレートしています。

クリックで拡大

1.HDMI(DVI)の概要

HDMI は DVI の拡張規格となっており、物理層と基本プロトコルは同じものです。
サポートすべき映像フォーマットが異なるほか、 HDMI では映像以外のパケット(オーディオ等)が利用できます。
DVI では、最低限 640x480 の解像度と、24bit RGB フォーマットをサポートする必要があります。
HDMI ではこれに加え、 HDTV では 1280x720p または 1920x1080i をサポートする必要があります。
HDMI においては、色差信号(Y,CB,CR)や高階調(30,36,48bit)に対応することもできます(オプション)。
多くの DVI モニタや HDMI モニタで 720p が表示できるようです。
今回はこの 720p のモードを出力してみました。
720p では、ピクセルクロック 74.25MHz、データレート 742.5Mbps となります。

2.物理層の実装

DVI 仕様書より電気的仕様を引用します。
DVI Electrical Spec

終端抵抗 RT は 50Ω、終端電圧 AVcc は 3.3V、電流源は 10mA が標準値となっています。
50Ω に対して 10 mA 流れるので、オン時は 2.7V となります。
本稿では、この特性を以下のような簡単な回路で実現しています。
Resistor Network

このときの FPGA I/O ピンの寄生素子を含めてシミュレーションを行った結果を以下に示します。

クリックで拡大

実機では手持ち部品の関係で 200Ω の抵抗を使って駆動しています。
（200Ωでもギリギリ定格内です）

Cyclone III FPGA ボード

HDMI 出力用ベースボード

HDMI コネクタが用意できなかったので、 HDMI ケーブルをピンフレームで接続します。

HDMI ケーブルの中身

ピンフレームにはんだ付け

HDMI ケーブルに至る間に2回ピンヘッダを通り、インピーダンスコントロールもされていないベーク基板でどれほどの信号品質が確保できるのでしょうか。

3.HDMI 信号の生成

FPGA に実装したブロックは以下のようになっています。
逓倍率の関係で、PLLを2段にしています。
また、使用している I/O 設定 LVDS_E_3R では 640Mbps までの制限があるので、 PLL の設定を変えてツールを騙しています。

クリックで拡大

dvi_enc ブロックでは HDMI/DVI に使われている TMDS 信号のエンコードを行っています。
TMDS信号のエンコードは以下のアルゴリズムで行っています(DVI仕様書より引用)。
クリックで拡大

testpattern ブロックでは実際に表示する映像信号をデジタルRGBのフォーマットで生成しています。

Download
ご自由にお使いください。
dvi_enc.v
testpattern.v

4.動作確認

トップの画像や動画のように、乱れることなく映像出力ができています。
複数のモニタで確認しましたが、映らなかったものはなかったので良好かと思います。

確認のため測定したデータ線のアイパターンを以下に示します。
測定波形は差動対の片チャンネルを示しています。
クリックで拡大
640x480p 出力（254Mbps）を 100MHz オシロで測定（0.1V/divの誤りです）。
オシロの帯域不足で鈍っていますが、十分なアイ開口が見受けられます。

クリックで拡大
1280x720p 出力（742Mbps）を 7GHz オシロで測定させていただきました。
あまり品質の良い配線ではないのですが、意外と綺麗に出ていますね。
.